职场资讯
正在查看应届生集成电路IC设计简洁简历模板文字版
陈小湾
求职意向
工作经历
XXX微电子是一家专注于XXX芯片设计的公司，团队规模约XXX人，核心业务为面向消费电子市场的模拟及数模混合芯片研发，产品已应用于多个知名品牌的终端设备，年出货量达XXX万颗级别。
工作概述：
1.模块设计：根据电路设计规格，负责基础模块的RTL代码编写；使用Verilog语言对XX位计数器、有限状态机等模块进行实现，对照设计文档逐项检查代码功能；通过lint工具进行代码规范性检查，配合设计工程师修改，确保模块面积预估符合要求。
2.功能验证：搭建模块级验证环境，编写基础的测试用例和测试向量；使用仿真工具运行测试，记录波形并比对预期结果；协助定位简单的功能错误，例如计数器溢出或状态跳转异常，将负责模块的首次仿真通过率提升至XXX%。
3.功耗分析：在后端设计阶段，参与模块的功耗数据提取与初步分析；使用工具报告对组合逻辑和时钟网络的功耗分布进行统计；协助工程师对比不同实现方案的功耗差异，为低功耗优化提供基础数据支持。
4.文档撰写：维护所负责模块的设计与验证文档，记录关键设计决策、接口定义和测试结果；根据项目模板更新版本变更信息，确保文档与代码同步，支撑团队内部的设计评审。
工作业绩：
1.完成XX个基础数字模块的RTL设计与代码检查，所有模块通过lint检查且面积符合预期。
2.为XX个模块编写并执行功能验证用例，基础功能覆盖率达到XXX%，协助定位XX个设计缺陷。
3.参与X个模块的功耗分析流程，提供的数据报告被采纳用于优化决策，优化后模块动态功耗降低约XXX%。
4.撰写并维护XX份设计验证文档，文档完整性与及时更新率在团队内评优。
主动离职，希望有更多的工作挑战和涨薪机会。
项目经历
公司为新一代XXX设备主控芯片开发的低功耗时钟模块项目，需要支持多档频率切换以满足动态电压频率调整需求。初始方案面积开销较大，且在工作模式快速切换时存在XX纳秒级的时钟毛刺风险，影响芯片在低功耗场景下的稳定性和可靠性。
项目职责：
1.模块设计：负责可编程分频器子模块的RTL实现，采用门控时钟与时钟切换电路结构，实现XX MHz到XXX KHz的多档频率输出。
2.功能验证：协助搭建模块级UVM验证环境，编写覆盖率驱动的测试用例，重点验证频率切换过程的时序与无毛刺要求。
3.协同优化：根据综合与静态时序分析反馈，参与代码迭代以优化关键路径，与模拟设计工程师协同确定时钟切换控制信号的延时参数。
项目业绩：
1.负责的子模块面积较初始方案减少XXX%，满足芯片对小型化IP的集成要求。
2.模块验证功能覆盖率达到XX
X.X%，成功识别并协助修复了X处潜在的时钟毛刺问题。
3.该IP成功集成至芯片顶层，经测试，在多种工作模式切换下功能稳定，为整芯片实现XXX%的动态功耗降低提供了关键支持。
4.设计文档与验证环境被归档为团队标准资产，用于后续类似项目的快速启动。
教育背景
GPA X.XX/X.X（专业前XX%），主修数字集成电路设计、半导体物理等核心课程，熟练掌握Verilog硬件描述语言及Modelsim仿真工具。课程设计完成一个基于MIPS指令集的简易CPU前端设计，负责取指与译码模块的RTL实现与功能验证，通过XX个测试用例。
自我评价
培训经历
系统学习了数字IC设计流程、Verilog编码规范与UVM验证方法学。将培训所学的断言与覆盖率收集方法应用于时钟生成器模块验证，提升了测试完备性；编写的低功耗设计代码范例经评审后被团队采纳为内部参考模板。
应届生集成电路IC设计简洁简历模板
294人使用适用人群: #集成电路IC设计 #应届生[<1年]
猜你想用
[基本信息]
姓名：陈小湾
性别：男
年龄：26
学历：本科
婚姻：未婚
年限：4年
面貌：党员
邮箱：xiaowan@gangwan.com
电话：18600001654
[求职意向]
工作性质：全职
应聘职位：集成电路IC设计
期望城市：北京
期望薪资：8000-10000
求职状态：离职-随时到岗
[工作经历]
北京XX科技有限公司 | 集成电路IC设计
2024-09 - 2025-12
XXX微电子是一家专注于XXX芯片设计的公司，团队规模约XXX人，核心业务为面向消费电子市场的模拟及数模混合芯片研发，产品已应用于多个知名品牌的终端设备，年出货量达XXX万颗级别。
工作概述：
1.模块设计：根据电路设计规格，负责基础模块的RTL代码编写；使用Verilog语言对XX位计数器、有限状态机等模块进行实现，对照设计文档逐项检查代码功能；通过lint工具进行代码规范性检查，配合设计工程师修改，确保模块面积预估符合要求。
2.功能验证：搭建模块级验证环境，编写基础的测试用例和测试向量；使用仿真工具运行测试，记录波形并比对预期结果；协助定位简单的功能错误，例如计数器溢出或状态跳转异常，将负责模块的首次仿真通过率提升至XXX%。
3.功耗分析：在后端设计阶段，参与模块的功耗数据提取与初步分析；使用工具报告对组合逻辑和时钟网络的功耗分布进行统计；协助工程师对比不同实现方案的功耗差异，为低功耗优化提供基础数据支持。
4.文档撰写：维护所负责模块的设计与验证文档，记录关键设计决策、接口定义和测试结果；根据项目模板更新版本变更信息，确保文档与代码同步，支撑团队内部的设计评审。
工作业绩：
1.完成XX个基础数字模块的RTL设计与代码检查，所有模块通过lint检查且面积符合预期。
2.为XX个模块编写并执行功能验证用例，基础功能覆盖率达到XXX%，协助定位XX个设计缺陷。
3.参与X个模块的功耗分析流程，提供的数据报告被采纳用于优化决策，优化后模块动态功耗降低约XXX%。
4.撰写并维护XX份设计验证文档，文档完整性与及时更新率在团队内评优。
[项目经历]
项目名称：低功耗时钟生成器IP设计
担任角色：项目负责人
公司为新一代XXX设备主控芯片开发的低功耗时钟模块项目，需要支持多档频率切换以满足动态电压频率调整需求。初始方案面积开销较大，且在工作模式快速切换时存在XX纳秒级的时钟毛刺风险，影响芯片在低功耗场景下的稳定性和可靠性。
项目业绩：
1.负责的子模块面积较初始方案减少XXX%，满足芯片对小型化IP的集成要求。
2.模块验证功能覆盖率达到XX
X.X%，成功识别并协助修复了X处潜在的时钟毛刺问题。
3.该IP成功集成至芯片顶层，经测试，在多种工作模式切换下功能稳定，为整芯片实现XXX%的动态功耗降低提供了关键支持。
4.设计文档与验证环境被归档为团队标准资产，用于后续类似项目的快速启动。
[教育背景]
XX理工大学
微电子科学与工程 | 本科
GPA X.XX/X.X（专业前XX%），主修数字集成电路设计、半导体物理等核心课程，熟练掌握Verilog硬件描述语言及Modelsim仿真工具。课程设计完成一个基于MIPS指令集的简易CPU前端设计，负责取指与译码模块的RTL实现与功能验证，通过XX个测试用例。