职场资讯
正在查看中级集成电路IC设计实用简历模板文字版
陈小湾
求职意向
工作经历
XXX集成电路是专注于消费电子与物联网领域芯片设计的Fabless公司，团队规模约XXX人，核心产品为图像信号处理ISP及低功耗MCU芯片，已成功流片并量产超过XXX颗芯片，为多家知名模组厂商和智能硬件品牌提供核心解决方案。
工作概述：
1.架构分析：针对低功耗物联网芯片需求，参与模块级架构讨论，负责分解算法需求为电路实现指标；通过分析竞品文档与历史数据，明确关键路径功耗与面积约束，为后续设计提供XXX条具体规格定义。
2.模块设计：依据规格书进行数字模块的微架构设计，使用Visio绘制详细数据通路与控制逻辑图；制定状态机跳转逻辑与接口时序，组织设计评审并整合反馈，完成的设计文档被采纳为团队模板。
3.电路实现：负责核心控制模块的RTL代码编写，使用SystemVerilog语言在VCS环境下进行开发；严格遵守代码规范，实现算法到硬件的准确映射，代码首次评审通过率提升XXX%。
4.仿真验证：搭建模块级仿真测试环境，编写定向测试用例和随机约束；利用脚本自动回归测试，快速定位并修复设计中XXX个功能缺陷，确保模块功能在流片前完全达标。
5.时序优化：参与模块综合与静态时序分析，分析关键路径报告；通过调整代码结构、插入流水线或重新分配逻辑，将模块工作频率提升XXX%，满足芯片整体性能目标。
6.流程改进：针对代码版本管理混乱的问题，主导建立基于Git的代码管理流程，编写提交与合并规范；引入自动化检查脚本，减少因版本错误导致的重仿真次数，团队协作效率提升XXX%。
工作业绩：
1.独立负责并交付X个关键数字IP模块，包括图像处理流水线控制器与低功耗电源管理单元，全部一次流片成功。
2.主导完成超过XXX万门级模块的RTL实现与验证工作，模块功能覆盖率均达到XXX%以上。
3.通过设计优化，负责模块的功耗相比上一代设计降低XXX%，最高运行频率提升XXX%。
4.建立的新代码管理流程被全团队采纳，将代码冲突和版本回退问题减少XXX%。
5.累计编写与维护设计文档及验证计划超过XXX份，支撑后续芯片升级与客户支持。
主动离职，希望有更多的工作挑战和涨薪机会。
项目经历
公司新一代智能摄像头主控芯片的核心项目，旨在替换外购IP实现关键图像处理管线自主可控。原有方案存在功耗高、处理延迟达XXX个时钟周期且不支持新降噪算法的问题，制约了终端产品续航与画质竞争力。项目需在XXX个月内完成从规格到网表的全流程设计，并满足芯片整体功耗预算降低XXX%的硬性指标。
项目职责：
1.负责设计：负责图像降噪与锐化增强两个硬件加速模块的微架构设计与RTL实现，将复杂图像算法转化为可综合的流水线结构，明确各级流水线的数据位宽与缓存深度。
2.性能优化：主导模块时序收敛，通过分析综合报告，采用操作符平衡和寄存器重组等技术，在满足目标频率下将模块面积减少XXX%。
3.协同验证：与算法和验证团队紧密对接，将浮点算法模型定点化，并编写大量接口测试用例，确保硬件行为与算法预期一致，提前发现并修复了XXX处边界条件错误。
4.低功耗设计：应用时钟门控与多电压域设计方案，为模块设计可关断的电源岛，使模块在待机状态下的静态功耗接近为零。
项目业绩：
1.负责模块按时交付并一次流片成功，芯片整体图像处理延迟降低至XXX时钟周期，功耗指标达成，助力终端产品续航提升XXX%。
2.自主设计的硬件加速模块性能达到业界同类IP水平，支持了XXX万像素实时处理，帮助公司节省IP授权费用每年约XXX万元。
3.模块的代码质量与文档完整性获得团队好评，相关设计经验被总结为案例，用于后续芯片项目的工程师培训。
教育背景
GPA X.XX/X.X（专业前XX%），主修数字集成电路设计、半导体物理与器件等核心课程。熟练使用Cadence和Synopsys系列EDA工具进行电路仿真。参与基于FPGA的图像采集系统课程设计，负责Sensor接口控制逻辑的Verilog实现与调试，成功完成实时图像显示。
自我评价
培训经历
系统学习了UVM验证平台搭建方法，并将体系化的验证思想应用于实际项目。推动所在模块的验证环境从定向测试向随机约束验证升级，搭建了可重用的验证组件，提高了测试场景的覆盖度，模块级功能覆盖率提升至XXX%以上，有效降低了后期集成阶段发现Bug的风险。
中级集成电路IC设计实用简历模板
528人使用适用人群: #集成电路IC设计 #中级[3-5年]
猜你想用
[基本信息]
姓名：陈小湾
性别：男
年龄：26
学历：本科
婚姻：未婚
年限：4年
面貌：党员
邮箱：xiaowan@gangwan.com
电话：18600001654
[求职意向]
工作性质：全职
应聘职位：集成电路IC设计
期望城市：北京
期望薪资：8000-10000
求职状态：离职-随时到岗
[工作经历]
北京XX科技有限公司 | 集成电路IC设计
2024-09 - 2025-12
XXX集成电路是专注于消费电子与物联网领域芯片设计的Fabless公司，团队规模约XXX人，核心产品为图像信号处理ISP及低功耗MCU芯片，已成功流片并量产超过XXX颗芯片，为多家知名模组厂商和智能硬件品牌提供核心解决方案。
工作概述：
1.架构分析：针对低功耗物联网芯片需求，参与模块级架构讨论，负责分解算法需求为电路实现指标；通过分析竞品文档与历史数据，明确关键路径功耗与面积约束，为后续设计提供XXX条具体规格定义。
2.模块设计：依据规格书进行数字模块的微架构设计，使用Visio绘制详细数据通路与控制逻辑图；制定状态机跳转逻辑与接口时序，组织设计评审并整合反馈，完成的设计文档被采纳为团队模板。
3.电路实现：负责核心控制模块的RTL代码编写，使用SystemVerilog语言在VCS环境下进行开发；严格遵守代码规范，实现算法到硬件的准确映射，代码首次评审通过率提升XXX%。
4.仿真验证：搭建模块级仿真测试环境，编写定向测试用例和随机约束；利用脚本自动回归测试，快速定位并修复设计中XXX个功能缺陷，确保模块功能在流片前完全达标。
5.时序优化：参与模块综合与静态时序分析，分析关键路径报告；通过调整代码结构、插入流水线或重新分配逻辑，将模块工作频率提升XXX%，满足芯片整体性能目标。
6.流程改进：针对代码版本管理混乱的问题，主导建立基于Git的代码管理流程，编写提交与合并规范；引入自动化检查脚本，减少因版本错误导致的重仿真次数，团队协作效率提升XXX%。
工作业绩：
1.独立负责并交付X个关键数字IP模块，包括图像处理流水线控制器与低功耗电源管理单元，全部一次流片成功。
2.主导完成超过XXX万门级模块的RTL实现与验证工作，模块功能覆盖率均达到XXX%以上。
3.通过设计优化，负责模块的功耗相比上一代设计降低XXX%，最高运行频率提升XXX%。
4.建立的新代码管理流程被全团队采纳，将代码冲突和版本回退问题减少XXX%。
5.累计编写与维护设计文档及验证计划超过XXX份，支撑后续芯片升级与客户支持。
[项目经历]
项目名称：XXXnm低功耗图像信号处理ISP芯片关键模块开发
担任角色：项目负责人
公司新一代智能摄像头主控芯片的核心项目，旨在替换外购IP实现关键图像处理管线自主可控。原有方案存在功耗高、处理延迟达XXX个时钟周期且不支持新降噪算法的问题，制约了终端产品续航与画质竞争力。项目需在XXX个月内完成从规格到网表的全流程设计，并满足芯片整体功耗预算降低XXX%的硬性指标。
项目业绩：
1.负责模块按时交付并一次流片成功，芯片整体图像处理延迟降低至XXX时钟周期，功耗指标达成，助力终端产品续航提升XXX%。
2.自主设计的硬件加速模块性能达到业界同类IP水平，支持了XXX万像素实时处理，帮助公司节省IP授权费用每年约XXX万元。
3.模块的代码质量与文档完整性获得团队好评，相关设计经验被总结为案例，用于后续芯片项目的工程师培训。
[教育背景]
上海理工大学
微电子科学与工程 | 本科
GPA X.XX/X.X（专业前XX%），主修数字集成电路设计、半导体物理与器件等核心课程。熟练使用Cadence和Synopsys系列EDA工具进行电路仿真。参与基于FPGA的图像采集系统课程设计，负责Sensor接口控制逻辑的Verilog实现与调试，成功完成实时图像显示。