职场资讯
正在查看中级DFT工程师现代简历模板文字版
陈小湾
求职意向
工作经历
XXX半导体是专注于高性能计算与车载芯片设计的Fabless公司，团队规模约XXX人，核心业务为先进制程ASIC设计与Turnkey解决方案，产品已成功导入多家头部汽车电子与服务器客户供应链，并实现XXX万颗以上的量产交付。
工作概述：
1.测试方案制定：依据芯片规格与项目节点，制定模块级与芯片级DFT架构方案；与设计及产品团队评审测试需求，明确测试覆盖率与测试时间目标；主导编写DFT设计规范文档，为后端实现提供依据，将方案评审通过率提升XXX%。
2.扫描链设计：负责全芯片扫描链的插入与优化，平衡链长与测试时间；使用工具进行扫描链重新排序，解决物理布局导致的时序违例问题；完成扫描链的DRC检查与修复，确保设计规则百分百通过，扫描链插入效率提升XXX%。
3.MBIST插入：负责存储器内建自测试逻辑的插入与验证；根据存储器类型与分布规划MBIST控制器架构，优化测试接口；生成并验证MBIST测试向量，与ATE团队协同调试，将存储器测试故障覆盖率稳定在XXX%以上。
4.ATPG向量生成：基于确定的DFT结构，使用ATPG工具生成生产用测试向量；针对测试机台内存限制，进行向量压缩与分片优化；分析未覆盖故障点并迭代生成向量，最终实现Stuck-at故障覆盖率XXX%与Transition故障覆盖率XXX%的目标。
5.测试成本优化：分析测试向量长度与测试机台时间的关联，通过压缩算法和测试点插入精简向量集；协同封装厂评估测试项目，合并冗余测试项；推动测试流程优化，使得单颗芯片平均测试成本下降XXX%。
6.测试质量提升：参与新产品流片后的工程批测试，分析测试良率数据与失效日志；定位测试向量或设计存在的缺陷，提出修复方案并验证；建立量产测试监控基线，将因测试问题导致的客户退货率降低XXX%。
工作业绩：
1.完成X颗XXX纳米至XXX纳米工艺芯片的DFT全流程工作，保障所有芯片按时交付流片。
2.将芯片平均生产测试时间缩短XXX%，助力主力产品在测试成本上保持竞争优势。
3.主导的DFT方案将量产芯片平均DPPM降低至XXX以下，显著提升了客户满意度。
4.建立团队内部DFT检查清单与问题知识库，将新人项目上手周期缩短XXX%。
主动离职，希望有更多的工作挑战和涨薪机会。
项目经历
公司首颗车规级MCU芯片项目，采用XXX纳米工艺，集成多个CPU核心与丰富外设模块。项目面临严格的ISO 26262功能安全认证要求与紧张的流片时间窗口，初始DFT方案预估测试时间过长，且无法满足安全机制诊断覆盖率要求，存在量产成本超标与认证失败风险。
项目职责：
1.架构设计：负责制定满足ASIL-B等级要求的DFT安全架构，主导锁步核比较逻辑、安全寄存器链的测试方案设计，确保诊断覆盖率达标。
2.扫描与ATPG：完成包含XXX万门级数字逻辑的扫描链插入与优化，生成满足生产要求的ATPG向量，处理XXX个跨时钟域路径的测试约束。
3.MBIST实现：为芯片内嵌的SRAM与ROM设计分布式的MBIST控制器网络，生成并验证存储器测试模式，解决MBIST与功能逻辑的接口时序问题。
4.生产支持：跟踪工程批晶圆测试与成品测试，分析初期测试良率数据，定位并修复了X个测试向量与ATE程序匹配问题，输出量产测试指导文档。
项目业绩：
1.最终交付的DFT方案实现Stuck-at故障覆盖率XXX%，Transition故障覆盖率XXX%，满足功能安全目标。
2.通过向量压缩与测试流程优化，将量产测试时间从预估的XXX毫秒降低至XXX毫秒，单颗测试成本节约XXX%。
3.项目一次流片成功，工程批测试良率达到XXX%，保障产品按期通过客户认证并进入量产，累计出货超XXX万颗。
4.项目中形成的车规芯片DFT检查流程被采纳为部门标准，应用于后续X个同类项目。
教育背景
GPA X.XX/X.X（专业前XX%），主修半导体物理、数字集成电路设计等核心课程，熟练掌握Verilog语言与Tcl脚本编写。课程设计完成一个基于SMIC XXX纳米工艺的RISC-V处理器核前端设计，并独立负责其扫描链设计与基础ATPG仿真，熟悉Design Compiler与TetraMAX工具的基本流程。
自我评价
培训经历
系统学习了基于SystemVerilog的高级验证与测试方法学，将断言和功能覆盖率的理念应用于DFT验证环节。在后续项目中，采用类似方法构建模块级DFT特性验证环境，提前发现并修复了X处设计缺陷，提升了DFT交付物的质量与验证效率。
中级DFT工程师现代简历模板
498人使用适用人群: #DFT工程师 #中级[3-5年]
[基本信息]
姓名：陈小湾
性别：男
年龄：26
学历：本科
婚姻：未婚
年限：4年
面貌：党员
邮箱：xiaowan@gangwan.com
电话：18600001654
[求职意向]
工作性质：全职
应聘职位：DFT工程师
期望城市：北京
期望薪资：8000-10000
求职状态：离职-随时到岗
[工作经历]
北京XX科技有限公司 | DFT工程师
2024-09 - 2025-12
XXX半导体是专注于高性能计算与车载芯片设计的Fabless公司，团队规模约XXX人，核心业务为先进制程ASIC设计与Turnkey解决方案，产品已成功导入多家头部汽车电子与服务器客户供应链，并实现XXX万颗以上的量产交付。
工作概述：
1.测试方案制定：依据芯片规格与项目节点，制定模块级与芯片级DFT架构方案；与设计及产品团队评审测试需求，明确测试覆盖率与测试时间目标；主导编写DFT设计规范文档，为后端实现提供依据，将方案评审通过率提升XXX%。
2.扫描链设计：负责全芯片扫描链的插入与优化，平衡链长与测试时间；使用工具进行扫描链重新排序，解决物理布局导致的时序违例问题；完成扫描链的DRC检查与修复，确保设计规则百分百通过，扫描链插入效率提升XXX%。
3.MBIST插入：负责存储器内建自测试逻辑的插入与验证；根据存储器类型与分布规划MBIST控制器架构，优化测试接口；生成并验证MBIST测试向量，与ATE团队协同调试，将存储器测试故障覆盖率稳定在XXX%以上。
4.ATPG向量生成：基于确定的DFT结构，使用ATPG工具生成生产用测试向量；针对测试机台内存限制，进行向量压缩与分片优化；分析未覆盖故障点并迭代生成向量，最终实现Stuck-at故障覆盖率XXX%与Transition故障覆盖率XXX%的目标。
5.测试成本优化：分析测试向量长度与测试机台时间的关联，通过压缩算法和测试点插入精简向量集；协同封装厂评估测试项目，合并冗余测试项；推动测试流程优化，使得单颗芯片平均测试成本下降XXX%。
6.测试质量提升：参与新产品流片后的工程批测试，分析测试良率数据与失效日志；定位测试向量或设计存在的缺陷，提出修复方案并验证；建立量产测试监控基线，将因测试问题导致的客户退货率降低XXX%。
工作业绩：
1.完成X颗XXX纳米至XXX纳米工艺芯片的DFT全流程工作，保障所有芯片按时交付流片。
2.将芯片平均生产测试时间缩短XXX%，助力主力产品在测试成本上保持竞争优势。
3.主导的DFT方案将量产芯片平均DPPM降低至XXX以下，显著提升了客户满意度。
4.建立团队内部DFT检查清单与问题知识库，将新人项目上手周期缩短XXX%。
[项目经历]
项目名称：XXX纳米车载MCU芯片DFT实现与量产导入
担任角色：项目负责人
公司首颗车规级MCU芯片项目，采用XXX纳米工艺，集成多个CPU核心与丰富外设模块。项目面临严格的ISO 26262功能安全认证要求与紧张的流片时间窗口，初始DFT方案预估测试时间过长，且无法满足安全机制诊断覆盖率要求，存在量产成本超标与认证失败风险。
项目业绩：
1.最终交付的DFT方案实现Stuck-at故障覆盖率XXX%，Transition故障覆盖率XXX%，满足功能安全目标。
2.通过向量压缩与测试流程优化，将量产测试时间从预估的XXX毫秒降低至XXX毫秒，单颗测试成本节约XXX%。
3.项目一次流片成功，工程批测试良率达到XXX%，保障产品按期通过客户认证并进入量产，累计出货超XXX万颗。
4.项目中形成的车规芯片DFT检查流程被采纳为部门标准，应用于后续X个同类项目。
[教育背景]
江苏大学
微电子科学与工程 | 本科
GPA X.XX/X.X（专业前XX%），主修半导体物理、数字集成电路设计等核心课程，熟练掌握Verilog语言与Tcl脚本编写。课程设计完成一个基于SMIC XXX纳米工艺的RISC-V处理器核前端设计，并独立负责其扫描链设计与基础ATPG仿真，熟悉Design Compiler与TetraMAX工具的基本流程。