XXX半导体是一家专注于高性能计算与AI加速芯片设计的科技公司，团队规模约XXX人，核心业务是面向数据中心和边缘计算场景提供定制化SoC解决方案，产品已成功应用于多家头部云服务商与智能设备制造商，在图像处理与视频编码领域拥有多项自主知识产权。

工作概述：

1.架构设计：根据AI推理芯片的产品需求与性能指标，制定模块级设计方案；通过分析算法特征与数据流，设计层次化的流水线结构与互联总线；权衡面积、功耗与性能目标，定义模块接口与寄存器列表；编写详细架构设计规格书，组织跨部门评审，确保方案可满足芯片整体时钟频率XXX MHz的目标。

2.模块开发：负责核心卷积运算单元的数字前端RTL实现，使用SystemVerilog完成代码编写；制定模块级验证计划，与验证工程师协作搭建测试环境；通过综合与静态时序分析检查代码质量，确保模块在目标工艺下无时序违例，单个模块代码规模约XXX行，设计首次投片成功率XXX%。

3.功能验证：主导搭建子系统级UVM验证环境，开发可复用的测试用例与参考模型；针对多路数据并发场景设计边界条件测试，使用脚本自动回归测试；分析覆盖率报告并补充定向测试，将功能覆盖率从XXX%提升至XXX%；定位并修复了X个深层次的逻辑错误，保障了模块功能的正确性。

4.时钟复位：负责芯片顶层时钟与复位网络的设计与集成；制定时钟分频、门控与切换方案，编写相关的RTL与SDC约束；与后端团队协作分析时钟偏差，优化复位释放序列，将系统从上电到稳定的时间缩短了XXX%，确保了芯片在多种工作模式下的可靠启动。

5.性能优化：分析关键路径的时序报告，通过代码重构与流水线调整优化逻辑深度；在数据通路中插入寄存器平衡负载，将最长路径延迟降低了XXX ps；评估不同实现方案对面积与功耗的影响，采用资源共享技术将模块面积减少了约XXX%，达成了性能与成本的平衡。

6.IP集成：评估并导入第三方存储控制器与高速接口IP，完成与自主设计模块的集成；负责IP的配置、接口适配与验证工作，解决协议一致性与时序收敛问题；编写集成文档与使用指南，使团队后续项目复用该IP的集成周期缩短了XXX%。

7.流程改进：针对项目中期出现的迭代效率瓶颈，引入基于Git的代码管理与自动化检查流程；建立代码风格规范与签入检查点，将常见代码错误在提交前拦截了XXX%；主导编写了模块设计模板与检查清单，使新入职工程师的培训上手周期缩短了约XXX天。

工作业绩：

1.作为核心成员完成X款AI推理芯片的数字前端设计，均实现一次性流片成功并达到性能目标，累计出货量超XXX万片。

2.主导设计的卷积运算单元支持XXX种算子，峰值算力达XXX TOPS，功耗效率在同类设计中领先XXX%。

3.搭建的验证环境累计运行自动化测试用例超XXX个，发现并修复设计缺陷XXX个，保障了芯片功能可靠性。

4.通过架构与代码优化，在XXX nm工艺下使负责模块的综合频率提升XXX%，面积减少XXX%。

5.成功集成并验证X个关键第三方IP，保障了芯片整体功能的完整性与接口兼容性。

6.推行的设计流程改进措施将团队平均代码缺陷率降低了XXX%，提升了项目交付的可预测性。

公司面向云端视频处理市场的旗舰SoC项目，需在单芯片内集成多路4K/120fps实时编码能力。原有架构无法同时满足高吞吐率与低延迟要求，内部数据带宽成为瓶颈，导致编码质量在复杂场景下下降。同时，芯片需要兼容多种视频标准并支持动态功耗管理，以满足数据中心严格的能效要求。

项目业绩：

1.芯片成功流片并实现所有预设功能，支持XXX路4K视频实时编码，峰值性能达成设计目标的XXX%。

2.通过架构优化，芯片在典型工作负载下的功耗降低了XXX%，满足数据中心PUE指标要求。

3.项目从设计到tape-out周期为XXX个月，设计缺陷逃逸率低于XXX%，保障了首次流片的成功。

4.该芯片已成功导入X家头部云服务商，助力公司在该细分市场份额提升至XXX%。

GPA X.XX/X.X（专业前XX%），主修数字集成电路设计、硬件描述语言、半导体物理等核心课程，参与基于FPGA的图像处理系统课程设计，在团队中负责图像滤波算法的硬件实现与验证，使用Verilog完成设计并通过板级测试，熟悉数字前端设计流程及Modelsim、VCS等EDA工具。